Cadence และ Samsung Foundry ขยายความร่วมมือด้าน 2nm, 3D IC, NVIDIA NVLink-C2C และ Agentic AI EDA รองรับ AI Infrastructure และ Physical AI
Cadence (Nasdaq: CDNS) และ Samsung Foundry ประกาศความร่วมมือในการพัฒนาพอร์ตโฟลิโอ Memory และ Interface IP แบบครบวงจร พร้อมขยายการรับรองโซลูชันการออกแบบและวิเคราะห์ระบบ (System Design and Analysis: SDA) ของ Cadence ที่ขับเคลื่อนด้วย Agentic AI ครอบคลุมงานออกแบบดิจิทัล วงจรเฉพาะทาง (Custom Design) และเทคโนโลยี 3D IC สำหรับกระบวนการผลิตชิปขนาด 2 นาโนเมตร (2nm) รุ่นที่สองของ Samsung Foundry โดยความร่วมมือครั้งนี้จะช่วยส่งมอบแพลตฟอร์มที่พร้อมสำหรับการตรวจสอบและรับรองการออกแบบ (Signoff-Ready Platform) เพื่อรองรับการพัฒนาโครงสร้างพื้นฐาน AI ยุคใหม่และการออกแบบระบบ Physical AI สำหรับดาต้าเซ็นเตอร์ อุปกรณ์ Edge Computing และอุปกรณ์อัจฉริยะในหลากหลายรูปแบบได้อย่างมีประสิทธิภาพยิ่งขึ้น.
ต่อยอดจากการประกาศความสำเร็จในปี 2025 ที่ Cadence และ Samsung Foundry ได้รับรองเครื่องมือและ IP ของ Cadence บนเทคโนโลยีกระบวนการผลิตชิปหลายรุ่นของ Samsung Foundry รวมถึงเทคโนโลยี 2 นาโนเมตร (2nm) รุ่นที่สอง ข้อตกลงความร่วมมือระยะยาวฉบับใหม่นี้จะช่วยขยายพอร์ตโฟลิโอ Memory และ Interface IP ของ Cadence ให้ครอบคลุมยิ่งขึ้น โดยรวมถึงเทคโนโลยีการเชื่อมต่อ NVIDIA NVLink-C2C และไลบรารี CUDA-X ที่เร่งประสิทธิภาพการประมวลผลด้วย GPU ซึ่งรองรับเทคโนโลยีสำคัญต่าง ๆ อาทิ SerDes ความเร็วสูง, PCIe®, UCIe® และอินเทอร์เฟซหน่วยความจำชั้นนำทั้งหมดบนเทคโนโลยี 2 นาโนเมตรรุ่นที่สอง พร้อมทั้งยกระดับการรองรับ Cadence Flows ที่ผ่านการรับรองแล้ว เพื่อให้พันธมิตรในระบบนิเวศสามารถพัฒนาและออกแบบระบบ AI ขนาดใหญ่ ระบบประมวลผลสมรรถนะสูง (HPC) และระบบอิเล็กทรอนิกส์ขั้นสูงได้อย่างมีประสิทธิภาพมากขึ้น ด้วยประสิทธิภาพที่สูงกว่า การใช้พลังงานที่ต่ำกว่า และระยะเวลาในการนำแบบออกสู่การผลิตจริง (Tapeout) ที่รวดเร็วยิ่งขึ้น
บอยด์ เฟลป์ส (Boyd Phelps) รองประธานอาวุโสและผู้จัดการทั่วไป กลุ่มธุรกิจ Silicon Solutions Group ของ Cadence กล่าวว่า การเติบโตอย่างรวดเร็วของโครงสร้างพื้นฐาน AI และเทคโนโลยี Physical AI กำลังผลักดันให้อุตสาหกรรมเซมิคอนดักเตอร์ก้าวสู่การออกแบบชิปบนเทคโนโลยีกระบวนการผลิตขั้นสูงและสถาปัตยกรรม 3D IC มากขึ้น ซึ่งต้องอาศัยความสามารถด้านการออกแบบ การบูรณาการระบบ และกระบวนการ Signoff ที่มีความแม่นยำและเชื่อถือได้สูง โดยความร่วมมือระยะต่อไประหว่าง Cadence และ Samsung Foundry จะช่วยส่งมอบแพลตฟอร์มที่ผ่านการพิสูจน์การใช้งานในระดับการผลิตจริง เพื่อสนับสนุนลูกค้าในการเร่งพัฒนาและนำระบบ AI และ HPC รุ่นใหม่ออกสู่ตลาดได้อย่างรวดเร็วและมีประสิทธิภาพมากยิ่งขึ้น
จองชิน ชิน (Jongshin Shin) รองประธานบริหารและหัวหน้าฝ่ายพัฒนาแพลตฟอร์มการออกแบบสำหรับธุรกิจ Foundry ของ Samsung Electronics กล่าวว่า “ความต้องการชิป AI ประสิทธิภาพสูงยังคงเติบโตอย่างต่อเนื่อง ทั้งจากการขยายตัวของโครงสร้างพื้นฐาน AI และการเกิดขึ้นของแอปพลิเคชัน Physical AI ส่งผลให้ลูกค้าหันมาเลือกใช้เทคโนโลยีการผลิตชิปขนาด 2 นาโนเมตร (2nm) รุ่นที่สองของ Samsung Foundry มากขึ้น โดยความร่วมมือที่ขยายตัวกับ Cadence จะช่วยเสริมความแข็งแกร่งให้กับแพลตฟอร์มเซมิคอนดักเตอร์และ 3D IC ผ่านการผสาน Memory และ Interface IP ขั้นสูง รวมถึงโฟลว์การออกแบบที่ได้รับการปรับแต่งเพื่อรองรับงาน AI โดยเฉพาะ เพื่อยกระดับประสิทธิภาพการทำงาน ประสิทธิภาพด้านพลังงาน และการสร้างสรรค์นวัตกรรมในอนาคต”
Agentic AI EDA/SDA Platform และการออกแบบ 3D-IC บนเทคโนโลยี 2 นาโนเมตร (2nm) รุ่นที่สองของ Samsung Foundry
Cadence และ Samsung Foundry ร่วมส่งมอบโฟลว์การออกแบบที่ผ่านการรับรองอย่างครบวงจรสำหรับเทคโนโลยีการผลิตชิปขนาด 2 นาโนเมตร (2nm) รุ่นที่สอง โดยครอบคลุมเครื่องมือสำคัญของ Cadence ได้แก่ Innovus™ Implementation System สำหรับการออกแบบวงจรดิจิทัล, Virtuoso® Studio สำหรับการออกแบบวงจรแอนะล็อกและวงจรเฉพาะทาง (Custom Design), Integrity™ 3D IC Platform สำหรับการวางแผนและพัฒนาระบบ 3D IC แบบครบวงจร, Voltus™ IC Power Integrity Solution สำหรับการวิเคราะห์ความสมบูรณ์ของระบบพลังงานและการใช้พลังงานในระดับระบบ รวมถึง Quantus™ Extraction Solution และ Tempus™ Timing Solution สำหรับกระบวนการตรวจสอบและรับรองความถูกต้องของการออกแบบ (Signoff)
นอกจากนี้ Cadence ยังรองรับคุณสมบัติสำคัญของการออกแบบบนเทคโนโลยี 2 นาโนเมตรรุ่นที่สอง โดยผสานการทำงานของ Innovus™ Implementation System และ Genus™ Synthesis Solution เพื่อเพิ่มประสิทธิภาพการจัดการพลังงานจากสัญญาณรบกวน (Glitch Power Optimization) ในกระบวนการ Place-and-Route พร้อมด้วย Smart Hierarchical Flow ที่ช่วยให้นักออกแบบสามารถบรรลุเป้าหมายด้านประสิทธิภาพการทำงาน การใช้พลังงาน และการใช้พื้นที่ของชิป (Performance, Power and Area: PPA) ได้อย่างเหมาะสม ควบคู่กับการลดระยะเวลาในการพัฒนา (Turnaround Time: TAT)
สำหรับการออกแบบ Samsung 3D Cube-H นั้น Cadence ได้สนับสนุนโฟลว์การวางแผน พัฒนา และตรวจสอบการออกแบบแบบครบวงจรสำหรับเทคโนโลยี Hybrid Copper Bonding (HCB) โดยครอบคลุมเครื่องมือสำคัญ ได้แก่ Cadence Cerebrus® Intelligent Chip Explorer, Integrity™ 3D IC, Innovus™ Implementation System, Voltus™ IC Power Integrity (ERA) และ Pegasus™ Verification System พร้อมรองรับการกำหนดเส้นทางและเพิ่มประสิทธิภาพการเชื่อมต่อบนซิลิคอนอินเตอร์โพสเซอร์ (Silicon Interposer) แบบอัตโนมัติ รวมถึงการเชื่อมโยงกระบวนการวิเคราะห์ การตรวจสอบ และการรับรองความถูกต้องของการออกแบบให้มีประสิทธิภาพมากยิ่งขึ้น โดย Tempus™ Timing Solution และ Pegasus™ Verification System ช่วยสร้างความมั่นใจในกระบวนการ Signoff ก่อนเข้าสู่การผลิตจริงได้อย่างครบถ้วนและเชื่อถือได้
ยกระดับเทคโนโลยีการเชื่อมต่อ NVLink-C2C สำหรับโครงสร้างพื้นฐาน AI ยุคถัดไป
NVIDIA กำลังใช้ประโยชน์จากแพลตฟอร์มการออกแบบชิปขั้นสูงและเทคโนโลยี 3D IC ที่ Cadence และ Samsung Foundry ร่วมพัฒนาขึ้น เพื่อส่งมอบเทคโนโลยีการเชื่อมต่อความเร็วสูงผ่าน NVIDIA NVLink-C2C และขีดความสามารถด้านการประมวลผลที่เร่งประสิทธิภาพด้วย CUDA-X GPU ซึ่งถือเป็นเทคโนโลยีพื้นฐานสำคัญสำหรับระบบ Accelerated Computing ยุคใหม่ พร้อมทั้งช่วยเสริมความแข็งแกร่งให้กับระบบนิเวศอุตสาหกรรมเซมิคอนดักเตอร์ในการพัฒนาชิป AI สมรรถนะสูงรองรับความต้องการในอนาคต
“ในขณะที่เวิร์กโหลดด้าน AI มีการขยายตัวอย่างต่อเนื่อง และสถาปัตยกรรมของระบบมีความซับซ้อนมากขึ้น อุตสาหกรรมเซมิคอนดักเตอร์จึงต้องพึ่งพาเครื่องมือและแพลตฟอร์มที่สามารถรองรับความซับซ้อนของการจำลองและการออกแบบบนเทคโนโลยีกระบวนการผลิตขั้นสูงได้อย่างมีประสิทธิภาพ” ทิโมธี คอสตา (Timothy Costa) รองประธานและผู้จัดการทั่วไปฝ่าย Computational Engineering ของ NVIDIA กล่าว พร้อมเสริมว่า “การนำโฟลว์การออกแบบที่เร่งประสิทธิภาพด้วย GPU ของ Cadence มาใช้งานบนแพลตฟอร์มเทคโนโลยี 2 นาโนเมตร (2nm) รุ่นที่สองของ Samsung Foundry ช่วยให้เราสามารถเพิ่มประสิทธิภาพทั้งด้านสมรรถนะและการพัฒนาสถาปัตยกรรม AI รุ่นใหม่ รวมถึงเทคโนโลยีการเชื่อมต่อความเร็วสูง (High-Bandwidth Interconnects) ได้อย่างมีประสิทธิภาพยิ่งขึ้น”
สนับสนุนการพัฒนาแพลตฟอร์ม Edge AI รุ่นใหม่ของ Ambarella
Ambarella กำลังพัฒนาแพลตฟอร์ม Edge AI รุ่นใหม่บนเทคโนโลยีการผลิตชิปขนาด 2 นาโนเมตร (2nm) เพื่อสานต่อความเป็นผู้นำด้านชิป AI Perception และ Physical AI System-on-Chip (SoC) ที่มอบประสิทธิภาพสูงควบคู่กับการใช้พลังงานต่ำเป็นพิเศษ สำหรับระบบอัจฉริยะที่ทำงานบริเวณขอบเครือข่าย (Intelligent Edge Systems) ครอบคลุมการใช้งานด้านหุ่นยนต์ โดรน เครื่องจักรอัตโนมัติ และระบบเซ็นเซอร์อัจฉริยะขั้นสูง
“กลยุทธ์ด้าน Edge AI ของ Ambarella มุ่งเน้นการส่งมอบประสิทธิภาพการประมวลผลต่อการใช้พลังงานที่ดีที่สุดในอุตสาหกรรม (Performance per Watt) ควบคู่กับความสามารถในการเร่งการประมวลผล AI ที่ปรับขยายได้ และการประมวลผลข้อมูลจากเซ็นเซอร์หลายประเภทอย่างมีประสิทธิภาพบนเทคโนโลยีกระบวนการผลิตชิปที่ล้ำสมัยที่สุด” ชาน ลี (Chan Lee) ประธานเจ้าหน้าที่ฝ่ายปฏิบัติการ (Chief Operating Officer) ของ Ambarella กล่าว พร้อมเสริมว่า “ความร่วมมือกับ Cadence และ Samsung Foundry ในการพัฒนา IP สำหรับ PCIe 5.0 บนแพลตฟอร์ม Edge AI รุ่นใหม่ที่ใช้เทคโนโลยี 2 นาโนเมตร ถือเป็นปัจจัยสำคัญที่ช่วยให้เราสามารถรับมือกับความซับซ้อนของกระบวนการออกแบบ การตรวจสอบ และการผลิตบนเทคโนโลยีระดับนี้ได้อย่างมีประสิทธิภาพ การมีโซลูชันด้าน IP และเครื่องมือที่ได้รับการปรับแต่งร่วมกันและพร้อมสำหรับกระบวนการ Signoff รวมถึงชุดเครื่องมือออกแบบและ PDK ที่ผ่านการพิสูจน์การใช้งานในระดับการผลิตจริง ช่วยให้ทีมงานของเราสามารถเดินหน้าพัฒนานวัตกรรมได้อย่างมั่นใจ ลดความเสี่ยง และมุ่งเน้นการสร้างสรรค์เทคโนโลยีด้าน AI Perception, Physical AI และ Intelligent Edge Computing ที่ใช้พลังงานต่ำได้อย่างเต็มศักยภาพ”
ทั้งนี้ Cadence และ Samsung Foundry เตรียมนำเสนอความก้าวหน้าของความร่วมมือและศักยภาพด้านการออกแบบล่าสุดภายในงาน Samsung Advanced Foundry Ecosystem (SAFE) 2026 ผ่านการบรรยายเชิงเทคนิคและการสาธิตเทคโนโลยีที่แสดงให้เห็นถึงโฟลว์การออกแบบบนเทคโนโลยี 2 นาโนเมตร (2nm) รุ่นที่สอง และเทคโนโลยี 3D IC ซึ่งได้รับการพัฒนาเพื่อรองรับเวิร์กโหลด AI ที่เร่งประสิทธิภาพด้วย GPU โดยเฉพาะ
